前所未有的帶寬需求，要求從根本上重新思考光互連路線圖，將光學技術更緊密地與硅芯片結合起來。

雲計算和 AI 的爆發性增長——從生成式、推理式，到最終的智能體系統——帶來了前所未有的帶寬需求，因為數據中心內部以及數據中心之間需要傳輸的數據量持續激增。同時，這也暴露出底層互連的限制，這些互連不僅覆蓋數據中心網絡和機架層面，還深入到伺服器內部，延伸至封裝和芯片層級，用於連接 XPU、記憶體和其他系統組件。

長期以來，基於銅的金屬互連因為成本低、簡單、可靠而一直是業界的主角。但如今，它們正越來越接近根本性的極限：雖然可以實現高能效的電連接，但通常只適用於非常短的距離（大約毫米級）。在更長的距離和更高的通道速率下，功耗會急劇上升，熱限制會加劇，信號完整性也會下降。換言之，電I/O正迅速成為下一代人工智能和機器學習系統擴展的關鍵障礙。

光互連已經成為關鍵的發展方向。通過使用光信號而非電信號來傳輸數據，光互連對距離的敏感度要低得多，能夠顯著提升能效，同時緩解銅互連固有的串擾和熱量問題。不過，即便是光技術，如今也被推至新的極限——因為行業需要（每秒）太比特級的接口、超高能效以及極低的（亞微秒級）時延。

滿足這些要求，不能只依靠漸進式創新。這需要從根本上重新思考光互連路線圖；也就是逐步將光學技術從前面板推進到封裝內部，並最終牢固地整合到晶圓堆疊中。

可插拔光模組（PO）：長期以來、至今仍為活躍的主力方案

二十多年來，可插拔光收發器一直是以高速電信和數據通訊網絡的支柱——從企業工作負載、視頻流媒體，到如今的超大規模雲基礎設施，都離不開它。可插拔模組插入交換機、路由器及伺服器上的標準化端口，將主機的電信號轉換為用於光纖傳輸的光信號，並在接收端再轉換回來。

它們帶來的優勢包括：

• 模塊化與靈活性——光學部分可獨立於電子主機進行升級。
• 可維護性——可插拔模組支持熱插拔，無需系統停機即可更換。
• 多廠商互操作性——透過 IEEE 802.3 標準，以及 QSFP、QSFP-DD 和 OSFP 等被廣泛採用的多源協議（MSA）外形規格來實現。
• 熱穩定性——光引擎位於前面板籠位中，與高功耗 ASIC 物理隔離；這有助於保護激光器、調製器及光電探測器免受過熱影響，從而提升可靠性。

在連續幾代產品中，可插拔光收發器通過提高波特率（單條光通道每秒傳輸的符號數）、採用更高階的調製方式（如 PAM-4），以及增加並行通道數量，已從100/200G擴展到400G和800G。

儘管技術已經相當成熟，但可插拔光模組仍在持續演進中。例如，第一代1.6T可插拔收發器——依賴每通道200Gbps的數據傳輸速率，並採用八通道並行架構——正接近樣品製造和早期部署階段，目標應用包括數據中心內的直連（DR）鏈路，以及通過單模光纖實現的前向覆蓋（FR）連接。

關鍵的推動因素是矽光子（SiPho），它透過一系列基於矽的光學和電子組件來支持這種擴展，其中包括Mach-Zehnder調製器。這類器件在保持功耗可控的同時，能夠以可承受的成本實現每通道200Gbps的運行速度。

展望更遠的未來，到本十年末，業界正瞄準3.2T可插拔光模組這一里程碑。但要實現這些性能水準，還需要高速電子、封裝和熱管理的持續進步，以及硅光子工具箱的大幅擴展。以發射端為例，光調製器將需要支持超過100GHz的帶寬，同時保持較低的插入損耗和較高的調製效率——而這些要求正越來越難僅依靠傳統硅器件來滿足。

圖1：在過去的幾年裏，可插拔光模組在帶寬密度和能效方面都實現了數量級的提升。來源：imec。

針對這些限制，業界開始關注異質整合更高性能的電光材料，例如鈮酸鋰（LiNbO₃）和鈦酸鋰（LiTaO₃）。微轉印等技術為將這些材料整合到硅光子平臺上提供了有前景的途徑。早期結果令人鼓舞，但要将這些方法擴展到大規模量產仍需進一步研究，以便未來的3.2T模組既具備實用性、可靠性，也保持可插拔光模組之所以成爲業界主力的成本紀律。

同時，其他擴展路徑也在探索之中。極致可插拔光模組（XPO）等概念試圖通過進一步提高帶寬密度，將容量提升至12.8T，但代價是系統複雜度顯著上升，且需要液冷，這至少在目前會影響成本和實際部署。

雙重世界首創：透過微轉印將 LiNbO ₃ 和 LiTaO ₃ 集成到 SiPho 上

隨著光互連需要突破目前每通道200Gbps的標準，基於GeSi的器件越來越難以同時提供所需的頻寬和能效組合。雖然GeSi調製器已經在C波段實現了每通道400Gbps的擴展，但在O波段尚未達到這一水平。為了釋放可插拔光互連的下一階段性能躍升，研究人員正在探索將先進的电光材料——如鈮酸鋰（LiNbO₃）和鈦酸鋰（LiTaO₃）——異質集成到硅光子上，從而為新一代高速調製器和光電探測器鋪平道路。

一種非常有前景的實現方法是微轉印，它能夠將薄膜材料精確地放置到 SiPho 晶圓上，而无需傳統晶圓鍵合所常伴隨的材料浪費、後鍵合的複雜性以及成本。兩項世界首創的成果展示了其潛力：

首先，imec與根特大學的研究人員展示了一個O波段320Gbps的无放大光鏈路，傳輸距離為2公里單模光纖。該成果採用了高帶寬100GHz的鍶光電二極管，結合轉印的薄膜鈮酸鋰Mach-Zehnder調製器（MZM），並將其集成到SiPho平臺上，同時與定制的行波驅動器和TIA共同封裝。這項工作標誌著首次通過微轉印將LiNbO₃調製器無縫集成到硅光子平臺上。

圖2：首次透過微轉印將 LiNbO ₃調制器無縫整合到矽光子平臺上。來源： imec。

研究團隊還實現了首個將 LiTaO ₃調制器異質集成到矽光子集成電路上的成果。採用此前用於鈮酸鋰的相同微轉印技術，研究人員實現了與整個晶圓堆疊的完全兼容，使其能夠與加熱器、濾波器及鍺光電探測器等其他光子構件共同集成，而不會影響性能。

儘管這些調製器目前仍相對較大，但它們為進一步擴展可插拔發收器提供了一條可行的途徑，因為這類產品對佔用面積的約束沒有那麼嚴格。同時，研究人員也在探索其他器件概念，以滿足未來共封裝光學對更小尺寸和更高集成度的要求。這些方案包括在C波段運行的緊湊型、超高速調製器，以及基於將III-V材料集成到硅光子平台上的新興方法。

要将這些異質集成方法擴展到大規模製造，還需要進一步的工作。不過，這些結果表明，將超過100GHz的電光器件集成到SiPho上是一條有前景的途徑，而這被廣泛視為未來3.2T可插拔模塊和支持AI驅動基礎設施的下一代光互連所必需的能力。

快速而窄带的共封装光学（CPO）：光互连路线图的关键支柱

在這樣的規模下，會出現一組新的約束。可插拔的光收發器依賴於極高的波特率，並結合複雜的數字信號處理（DSP）來補償信號劣化。雖然這在機架或數據中心層面效果良好，但對於AI和機器學習系統中的短距離芯片到芯片光互連而言，高程度的DSP所帶來的功耗和時延會變得越來越棘手。相反，這些場景需要本質上更乾淨的光通道，且誤碼率極低，從而使每條通道都能在不需要過多均衡或DSP開銷的情況下運行。

這種轉變正是推動快速而窄帶的共封裝光學（CPO）被採用的原因。在CPO系統中，光學組件被放置在與（交換）矽片或計算芯片非常接近的位置，將電路從可插拔方案中的數厘米縮短到僅幾毫米，甚至更短。通過將電光轉換點直接放置在ASIC旁邊（位於同一封裝內），CPO大幅改善信號完整性，最小化電損耗，並降低時延——同時不依賴高功耗DSP。這使CPO成為擴展下一代AI和高性能計算系統的有吸引力的架構。

圖3：共封裝光學技術縮短了光引擎與主機 IC 之間的電路傳輸距離，從而提高了帶寬密度並消除了對數字信號處理的需求，進而提升了能效。來源： imec。

但隨著早期 CPO 的部署開始出現，集成複雜性仍然是該技術的核心挑戰之一。與可插拔光模塊不同——後者的光學模塊在很大程度上是自包含的——CPO 需要緊密的協同設計和聯合優化，包括光子集成電路（PIC）、電子 IC（EIC）、交換 ASIC、光纖耦合策略、熱管理以及先進封裝。應對這一多學科挑戰，是 imec 光互連項目的核心目標之一。

在 CPO 領域（也稱為 OIO2.5D）中，imec 的主要研究目標包括：

• 將光引擎容量從1.6T和3.2T擴展到6.4T，並最終達到12.8T。
• 實現快速且窄帶的400Gbps通道速率，並將帶寬密度提升至接近每毫米1Tbps。
• 將完整的光學堆栈——調製器、光電探測器、耦合器、光纖連接和熱解決方案——整合到可制造的封裝中。

實現這些目標在很大程度上依賴於先進的半導體封裝技術，以支持光子與電子組件的高密度集成——例如2.5D中介層架構、矽通孔（TSV）、扇出型晶圓級封裝（FO-WLP），以及越來越多由混合鍵合實現的3D集成——同時還需要使用先進的（III-V）材料。

還有光源的問題。雖然長期目標是將激光器直接整合到光子芯片上，但早期的 CPO 系統仍將依賴外置激光源。這種做法簡化了熱管理，並緩解了在高溫 ASIC 附近運行激光器所長期存在的可靠性擔憂。其代價是：為了補償光損耗，需要更高的輸出功率、更複雜的封裝，以及需要額外的光纖和連接器將光引入封裝。

實現首個基於硅的 EAM 每通道400Gbps傳輸

2025年10月，imec宣布了下一代光互連的一項重大進展：一款C波段、帶寬超過110GHz的GeSi電吸收調製器（EAM），可實現每通道淨400Gbps的數據速率。

該器件利用 Franz-Keldysh 效應，兼具緊湊尺寸、高速度及低功耗。得益於 GeSi 的基礎，它能無縫整合到 300mm、兼容 CMOS 的 SiPho 平台上，為大規模製造提供了明確的途徑。

這一突破體現了器件層面和系統層面十多年來的協同進展。在器件層面，imec優化了器件尺寸、摻雜方案和外延生長工藝。在系統層面，穩健的PAM-4、IM、DD傳輸方案驗證了持續的每通道400Gbps運行，證明GeSi EAM技術已具備面向未來高通道速率光引擎的實際可用性。

3D集成光學（OIO3D）：下一個前沿

隨著 AI 和機器學習系統擴展到成千上萬個緊密互連的加速器，每個加速器都通過高帶寬內存堆棧和相鄰處理器在僅幾毫米的距離內連接，對光互連提出的要求變得更加極端。未來十年，這些系統預計需要支持接近並超過每毫米10Tbps的帶寬密度、遠低於1pJ/ bit 的能效，以及超低時延（<100ns）。這些目標已經超出了即便是先進的 CPO 架構所能達到的範圍。

為了滿足這些要求，光學技術必須穿透封裝層，進入晶圓堆疊本身。這就是3D集成光學的基礎。通過將電路路径壓縮到微米級距離，OIO3D能夠實現超短、高帶寬且高能效的光學連接，從而使得高密度芯片之間的光學網絡成為可能。

圖4：通過將電路壓縮到微米級距離，OIO3D 能夠實現超短、高帶寬且高能效的光鏈路，從而使高密度芯片間的光網絡成為可能。來源：imec。

實現3D集成光學需要克服若干重大技術挑戰。這些挑戰包括可擴展的激光器集成、高效率和高帶寬電光器件的開發（例如基於GeSi、鈮酸鋰、鈦酸鋰、磷化銦或鈣酸鈦的器件），以及在高密度堆疊環境中的穩健熱管理。同樣關鍵的還有晶圓級超高精度鍵合和對準技術。

OIO2.5D 與 OIO3D

作爲 CPO 的演進步驟，OIO2.5D 通過將光子芯片和電子芯片並排放置在共享的矽中介層上，在高密度光子集成與可管理的封裝複雜度之間取得平衡。光子層通過 die-to-wafer 銅基混合鍵合集成，這種技術能實現超短、低寄生的電路徑。

這一架構最初是針對8-32Tbps範圍的光引擎設計的。它利用32-64Gbps的每通道速率，優化為低功耗、無需DSP的運行方式，以盡量降低時延和發熱。波分複用（每根光纖8-32個波長）進一步提升總帶寬，而无需增加光纖數量。該技術路線圖的目標是将帶寬密度提升到每毫米2Tbps，能效接近2pJ/bit。

OIO3D 代表了光互連最先進、也最具雄心的愿景。在這裡，光子層直接堆疊在計算矽片的上面或下面，形成真正的芯片級光網路，將電路徑壓縮到微米級距離。

這種方法依賴於 die-to-wafer 和 wafer-to-wafer 的混合鍵合，從而實現極細間距的垂直互連。憑借這種垂直集成水準，OIO3D 的目標是将帶寬能力擴展到每秒數十太比特甚至更高，同時將能效目標設定在約 2pJ/ bit，並在更長的時間內朝向亞 pJ / bit 的運行進發。

一個關鍵的研究方向是晶圓級激光器集成，採用量子點 GaAs-on-Si 等異質 III-V 方案。歐盟的《芯片法案》中的試點產線正在積極探索這一方向，以服務未來的大規模光子系統。

在300mm SiPho 平台上集成鈣钛礬

2026年1月，Veeco Instruments Inc與imec宣布了一項適用於300mm大規模制造的工藝，該工藝能將鈣钛礦（BaTiO₃，BTO）整合到硅光子平臺上。

BTO 具有卓越的电光特性，可用於從光收發器到量子光子學、LiDAR 以及 AR / VR 等應用中的高速、低功耗調製器。不過，歷史上將 BTO 大規模引入矽平臺一直很困難，原因在於成本、均勻性和可製造性限制。

借助與 imec 的合作，Veeco 最近交付了其首套專為 300 公釐晶圓設計的分子束外延（MBE）簇式系統。該平台支持在硅上生長單晶 BTO 薄膜，採用固態和混合 MBE 工藝，與傳統 MBE 方案相比，可提升重複性、材料品質及擁有成本表現。

時間線一览

縱觀光互連的發展，可以清楚地看到不同路線正沿著不同的時間表推進。

可插拔光模組已在全球範圍內大規模部署，如今正進入以漸進式技術優化為主、而非根本性突破的階段。其路線圖仍持續進行——朝向1.6T和3.2T模組發展——而在新架構擴產之際，可插拔方案在許多應用場景中仍將保持競爭力。

光學封裝技術也正逐漸接近相對成熟的階段。關鍵組件正轉向試產線支持、供應鏈準備以及晶圓級服務——儘管業界仍在追求更高的帶寬、更快的通道速率和更好的能效。大規模的CPO部署預計將從2027/2028年開始。

3D集成光学仍處於較早的研發階段。目前的工作重點是路徑探索和器件/集成工具箱的建設。首批概念驗證演示器預計將在三到五年內出現，更廣泛的商業化則預計在五到十年的時間範圍內實現。

將下一代光互連推向市場

透過其光互連研究項目，imec正在開發未來光收發器的關鍵構件，提前數年預判市場需求。

imec 的優勢在於它是一個真正的一站式研發環境，將矽光子、先進的 CMOS、3D 整合、材料研究以及系統級建模的專業能力彙聚在一起。這種廣度讓研究人員能夠在大規模製造環境中更快地探索新概念，從而實現更短的開發週期，並擁有嘗試非常規整合路徑的自由。該項目還受益於 imec 的跨技術優化（XTCO）策略，該策略推動了跨技術領域的拓展。

一個關鍵的加速器，就是 imec 光互連研究團隊與 IC-Link —— imec 的半導體製造支柱——之間的緊密合作。 imec 的早期研究專注於路徑探索和原型開發，而 IC-Link 則透過優化製程流程、提升可製造性、建立測試策略並聯動更廣泛的供應鏈，幫助技術走向更高的技術成熟度。透過 IC-Link，產業伙伴還可以借助 imec 的200mm和300mm iSiPP 硅光子平台來訪問並評估這些技術，為從早期創新走向工業部署提供路徑。

除了 IC-Link 之外，imec 還通過多種合作模式與產業伙伴保持緊密互動。這些模式包括指導型項目（imec 與合作夥伴共同探索新興技術）、針對特定伙伴需求的定向雙邊項目，以及長期核心合作伙伴關係。同時，imec 還與設備供應商緊密合作，使先進工具和工藝能力能在商業化之前就得到早期驗證。

這些互動共同確保 imec 的光互連研究始終根植於真實系統需求，同時加速先進技術向可上市解決方案的轉化。

Peter Ossieur 於2000年獲得比利時根特大學電氣工程碩士學位，並於2005年獲得同一學校的電氣工程博士學位。2005年至2009年間，他在根特大學擔任博士後研究員，之後加入Tyndall國家研究所，並晉升為高級研究員。他的研究興趣包括電子集成電路設計和光傳輸系統。2017年，他加入根特大學內的imec-IDlab。如今，他是imec、XTCO Fabric、and、Optical Interconnect的主任，並在根特大學擔任兼職教授。Peter Ossieur還是ISSCC有線通信分會的成員。

__BJW_BOLOKA_00001__